Qual è la differenza tra LPDDR3 e LPDDR4 RAM?

Sia LPDDR3 che LPDDR4 sono DRAM sincrone ad alta velocità, ma ci sono una serie di caratteristiche in base alle quali variano:-

1] Architettura Prefetch:-

LPDDR3 è un dispositivo con architettura 8n Prefetch, il che significa che per ogni singolo accesso in lettura/scrittura devono essere fornite 8 parole di dati esterni, mentre LPDDR4 è un dispositivo con architettura 16n Prefetch, il che significa che per ogni singolo accesso in lettura/scrittura sono necessarie 16 parole di dati esterni.

Il concetto di Prefetch è la ragione principale per cui i modelli DDR lavorano ad un clock rate o ad una frequenza più alta.Se guardiamo da vicino ogni modello DDR troveremo che ogni volta che una nuova revisione di DDR entra nel mercato il suo datapath interno è doppio rispetto all'altro poiché richiede di memorizzare i dati nell'array di condensatori.

2] Numero di canali:-

LPDDR4 consiste di due canali a 16 bit rappresentati per lo più come canale A e canale B a differenza di LPDDR3 che consiste di un singolo canale a 32 bit.

A causa di due canali a 16 bit LPDDR4 riduce l'effetto della capacità parassita e l'accesso al percorso dati più breve da entrambi i lati che non sono disponibili su LPDDR3.

3] Data Rate:-

LPDDR4 ha un tasso di dati I/O di 4266 MT/S rispetto al tasso di dati I/O di 2133 MT/S in LPDDR3.

Questo è possibile sulla base di due canali in LPDDR4 che permette anche il bus di clock e indirizzo da multiplexare insieme al bus dati che riduce ulteriormente lo skew con conseguente maggiore tasso di dati e risparmiare energia a differenza di LPDDR3.

4] Requisito di tensione di alimentazione:-

La tensione di alimentazione è stata ridotta in LPDDR4 che è 1.2V rispetto a 1.1V in LPDDR3.

A causa della bassa tensione in LPDDR4, aiuta a ridurre sia la commutazione che la potenza statica.

5] I/O Pins:-

LPDDR4 utilizza un'architettura a 2 o 4 clock a causa della quale ogni comando utilizza 1,2 o 4 cicli di clock durante il trasferimento delle informazioni sul bus dati sul fronte positivo del clock e quindi il numero di pin di ingresso è molto inferiore rispetto ad altri modelli DDR.

Mentre LPDDR3 usa 2 architetture di clock e usa un ciclo di clock per trasferire le informazioni sul bus sia sul fronte positivo che negativo del clock.

Quindi in LPDDR4 il numero di pin di I/O è abbastanza inferiore rispetto a LPDDR3.

6] Comandi:-

Ci sono in totale 19 comandi in LPDDR4 e sono sia stand alone (Refresh, Precharge, Self refresh), 4 cicli di clock (Activate 1 -> Activate 2, WR1 -> CAS2, RD1 -> CAS2, MPC1 -> CAS2, MW -> CAS2) o 2 cicli di clock (MRW1 -> MRW2)

Mentre su LPDDR3, per lo più tutti i comandi hanno preso un ciclo per eseguire poiché non ci sono comandi che eseguono in coppia.

7] Tecnica di terminazione:-

LPDDR4 usa la terminazione NMOS pull down che la rende veloce mentre LPDDR3 usa PMOS pull up e un po' lenta a causa di più stadi a cascata.

8] Burst Length/ODT/CA:-

LPDDR4 ha supportato burst length di 16,32 e on the fly mentre LPDDR3 ha supportato burst length di soli 8.

LPDDR4 ha supportato sia CA che DQ ODT mentre LPDDR3 ha opzionalmente supportato solo DQ ODT feature.

Il numero di pin CA è 6 in LPDDR4 mentre in LPDDR3 è 10.

9] Interfaccia:-

L'interfaccia utilizzata per LPDDR4 è LVSTL (Low Voltage swing Terminated Logic) rispetto a LPDDR3 che utilizza HSUL (High Speed Unterminated logic).

A causa della tecnica LVSTL in LPDDR4 si risparmia più energia rispetto a LPDDR3 e aumenta il profilo termico che a sua volta aumenta la durata della batteria del dispositivo.

10] Altre caratteristiche:-

LPDDR4 usa le caratteristiche di scrittura mascherata insieme alle funzionalità DBI e DMI che hanno ridotto la potenza di terminazione IO.

Insieme a questo sono state incluse molte caratteristiche di formazione come la formazione di calibrazione RD DQ.

Le caratteristiche come PASR che è presente in LPDDR3 è stato completamente rimosso da LPDDR4.