Qual è la relazione tra la frequenza di un clock e una violazione del tempo di setup o di hold?

La frequenza non è davvero il problema, è il tempo relativo tra quando i dati diventano stabili e il clock che cambia stato. Qualsiasi cosa che sposti il bordo attivo del clock in avanti o sposti il bordo ok dei dati all'indietro aiuterà. A volte, ma non sempre, abbassare la frequenza del clock aiuterà.

C'è una storia che è in qualche modo incredibile ma che potrebbe essere accaduta. Il vecchio computer CDC 6600 ha davvero spinto i limiti di quel tempo. Uno di essi sulla linea di produzione aveva l'opcode di divisione in virgola mobile che funzionava a intermittenza, a volte bene, a volte dando la risposta sbagliata. Sembrava essere sensibile alla temperatura. I soliti esperti di debugging della CPU non riuscivano a capirlo. Seymour Cray passò di lì, guardò per un po', poi chiese una lunghezza di 11 piedi di micro-coax (la maggior parte dei cavi nel computer erano lunghi 10 piedi). Sostituì uno dei 42.300 cavi coassiali bianchi identici e poi l'istruzione funzionò benissimo. Immagino che abbia aiutato il fatto che aveva progettato la maggior parte del computer.