QNA > C > C'è Qualche Somiglianza Tra I Processori Risc E Cisc?

C'è qualche somiglianza tra i processori RISC e CISC?

Sì, c'è molta somiglianza tra i processori RISC e CISC.

La differenza principale tra i processori RISC e CISC oggi è il set di istruzioni. A parte questo, tutte le CPU moderne, nonostante siano RISC e CISC, condividono una microarchitettura quasi simile.

Prendiamo una tipica CPU moderna Intel CISC e una CPU ARM RISC, esse condividono:

  1. un design della cache simile: cache L1 per istruzioni e dati, una cache L2 unificata, cache L3 opzionale
  2. simile scheduler delle istruzioni - In Order (precedenti Intel Atoms) o Out-Of-Order, rinominazione del registro per out-of-order, emissione di più istruzioni in un singolo ciclo
  3. simile pipeline - più ALU intere che possono fare aritmetica intera, più unità in virgola mobile, che fanno aritmetica in virgola mobile, unità multiple load/store, ecc
  4. progettazione MMU simile basata sulla pagina, diversi livelli di protezione, gestione degli interrupt
  5. simile blah blah blah

Vedete - nonostante il diverso set di istruzioni, condividono quasi tutto simile nel concetto (diverso nell'implementazione).

La differenza principale sarebbe la decodifica delle istruzioni - un tipico processore CISC moderno avrà bisogno di decodificare un'istruzione CISC in uops multipli per alimentare la pipeline, questi uops assomigliano molto alle istruzioni RISC, probabilmente anche più semplici.

In realtà, anche una tipica CPU ARM moderna decodifica le sue istruzioni RISC in uops multipli, quindi in questo senso - condividono alcune somiglianze anche nella parte della decodifica.

In realtà, le moderne CPU CISC e le CPU RISC sono sorprendentemente simili nel design dell'architettura, e la differenza principale è il set di istruzioni stesso.

D'altra parte, questo non è affatto sorprendente - per migliorare le prestazioni, avrebbero bisogno di usare tecnologie simili.

Per maggiori dettagli, si può fare riferimento a: Complex instruction set computing

Di Jen Castro

Come rendere il mio schermo del telefono reattivo dopo il danno dell'acqua :: Perché la maggior parte dei sistemi RISC implementa un'architettura load/store?
Link utili